PAT-NO:

JP401321525A

DOCUMENT-IDENTIFIER: JP 01321525 A

TITLE:

HARDWARE SEMAPHORE

PUBN-DATE:

December 27, 1989

INVENTOR-INFORMATION: NAME TAKAHASHI, RYUICHI MURAOKA, YASUTOKI

ASSIGNEE-INFORMATION:

NAME **NEC CORP** COUNTRY

N/A

APPL-NO:

JP63155366

APPL-DATE:

June 23, 1988

INT-CL (IPC): G06F009/46

ABSTRACT:

PURPOSE: To avoid such a case where the instructions for updating of different values are simultaneously given to one and the same memory element by provid ing an array of plural memory elements that can be set/reset and a pointer which can set/reset an optional one of these memory elements and controlling the pointer via each process unit.

CONSTITUTION: An FF array 1 consists of (n) pieces of FF 11-1n. A reset pointer 2 gives alternately the setting instructions to each FF; while a reset pointer 3 gives alternatively the resetting instructions to each FF respectively. The set and reset timings are instructed to both pointers 2 and 3 via plural process units 41-4n. Both pointers 2 and 3 usually point the different FFs and the number of FFs having the contents '1' is coincident with the number of process units which are carrying out each corresponding job at that time point. Thus the control of parallel jobs is attained by sending the output 10 of the array 1 to a system.

COPYRIGHT: (C)1989, JPO& Japio

⑩ 公 開 特 許 公 報 (A) 平1-321525

30Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)12月27日

G 06 F 9/46

340

B - 8945 - 5B

審査請求 未請求 請求項の数 1 (全4頁)

69発明の名称

個代 理 人

ハードウエアセマフオ

②符 顧 昭63-155366

220出 願 昭63(1988)6月23日

⑫発 明 者 柢 高

隆一

東京都港区芝5丁目33番1号 日本電気株式会社内

岡 **20**発 明 者 村

泰 釈

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

日本電気株式会社 の出 願 人

弁理士 柳 川

倌

東京都港区芝5丁目33番1号

ηŊ

1. 発明の名称

ハードウェアセマフォ

2.特許請求の範囲

(1) 互いに並列動作を行う複数の処理ユニッ トからなる情報処理システムにおいて、これ等処 理ユニット相互間の並列動作の管理を行うハード ウェアセマフォであって、各々がセットリセット 可能な複数の記憶素子と、これ等記憶素子のセッ トを択一的に指定するセットポインタ手段と、前 記記位表でのリセットを択一的に指定するリセッ トポインタ手段とを含み、前記処理ユニットの自 己の処理動作の開始に応答して前記セットポイン 夕手段により指定されている記憶素子をセットし、 また前記処理ユニットの自己の処理動作の終了に 応答して前記リセットポインタ手段により指定さ れている記憶素子をリセットするようにし、前記 記憶素子のセットリセット内容により的記処理ユ ニット相互間の並列動作の管理を行うようにした

ことを特徴とするハードウェアセマフォ・

3. 発明の詳細な説明

<u>技術分野</u>

本苑明はハードウェアセマフォに関し、特に互 いに並列動作を行う複数の処理ユニットからなる 情報処理システムにおいて、これ等処理ユニット 相互間の並列動作の管理を行うハードウェアセマ フォに関する。

従来技術

情報処理システムにおいて、例えば、複数の処 **理ユニットが並列的に動作しており、これ等ユニ** ットが同一のハードウェア資源を共有使用してい るような場合に、ある特定の動作を同時に実行可 能な処理ユニットの数に制限があることがある。 かかる場合、この特定の動作を実行している処理 ユニットの数を把握しておき、実行中の処理ユニ ットの数が当該制限数を越える場合には、以後の 処型ユニットの当該特定動作は待ちの状態とする 必要がある。この様な例が示すように、情報処理 システムの設計においては、複数の処理ユニット

による特定の動作の並列実行状況を、処理ユニット相互間の並列動作の管理に用いる必要が頻繁に 生ずる。

従来、これに利用可能な技術としては、ソフトウェアの設計における、並列プログラムの管理手段としてのセマフォ(Senaphoro)があるが、これを直接ハードウェアによって実現した場合には、第2図のような回路構成となる。

第2図を参照すると、レジスタラにインクリメンタ6及びディクリメンタ7を失べ付加し、互いに並列的に処理動作する複数の処理ユニット 4 1 ~ 4 n からこれ等インクリメンタ6及びディクリメンタ7を失々制御する構成となっている。

例えば、上述した如く、これ等複数の処理ユニットが、使用数に制限のある共通の資源(メモリ 装置等)上で並列動作する場合、動作する処理ユニットがインクリメンタ 6 を起動して、初期値 0 のレジスタ 5 の内容を + 1 し、また動作終了した 処理ユニットがディクリメンタ 7 を起動して、レジスタ 5 の内容を - 1 するように制御する・こう

処理ユニットからなる情報処理システムにおいて、 これ等処理ユニット相互間の並列動作の管理を行 うハードウェアセマフォであって、各々がセット リセット可能な複数の記憶素子と、これ等配憶素 子のセットを択一的に指定するセットポインタ手 段と、前記記憶點子のリセットを択一的に指定す るリセットポインタ手段とを合み、前記処理ユニ ットの自己の処理動作の開始に応答して前記セッ トポインタ手段により指定されている記憶業子を セットし、また前記処型ユニットの自己の処理動 作の終了に応答して消記リセットポインタ手段に より指定されている記憶数子をリセットするよう にし、前記記位案子のセットリセット内容により 前記処理ユニット和互間の並列動作の管理を行う ようにしたことを特徴とするハードウェアセマフ ォが役られる。

实施例

以下に図面を川いて本発明の実施例を説明する。 第1図は本発明の実施例のブロック図である。 n 個のFF(フリップフロップ)11~1nから することによって、共通の資源を現在使用中の処理ユニット数がこのレジスタラの内容 1 0 により 把握可能となり、よって、当該資源の使用制限数 を越える処理ユニットに対しては、資源の使用を 特機するように管理制御することも可能となる。

しかし、かかるソフトウェアの設計における並列アログラムの管理手段の直接的な実現では、同一のレジスタにインクリメンタとディクリメンタとがインクリメントのための信号とディクリメントのための信号とディクリメントのための信号とディクリメントのための信号とディクリメントのための信号をがある。 着する場合等の処理が複雑化するとともに、全体のハードウェア最も増大するという欠点がある。

発明の目的

そこで、本発明は上記従来のものの欠点を解決 すべくなされたものであり、その目的とするとこ ろは、制御が簡単でかつ構成も簡単なハードウェ アセマフォを提供することにある。

発明の構成

本発明によれば、互いに並列動作を行う複数の

なるFF配列1が設けられており、各FFを択一的にセット指示するセットボインタ2と各FFを 択一的にリセット指示するリセットボインタ3と があり、これ等ボインタ2及び3は複数の処理ユニット41~4mによってセット、リセットタイ ミングが指示される。

これ等複数の処理ユニット41~4mは、ある特定の動作を同時に実行可能なユニット数に制限のある資源を共有使用する並列動作可能なユニットである。各ユニットは当該特定動作を開始する際にセットボインタ 2 が指示している F F をセット (1) するよう指令信号を生成する。このセットがなされると、セットボインタ 2 は直ちに内容がリセット (0) 状態の他のF F を次のセットのために指示することになる。

また、各ユニットは当該特定の動作を終了すると、リセットポインタ3が指示しているFFをリセットするよう指令信号を生成する。このリセットがなされると、リセットポインタ3は次にリセットすべきFF、すなわち次に当該特定の動作を

終了する処型ユニットがセットしたFFを指示する。

両ボインタ2及び3は通常異なるFFを指示されり、内容が1の数は、その時の数は、その時ののからなっての数理ユニットの数理ユニットののでは、立のでは、立のでは、立のでは、立のでは、立のではは、立のではは、立のではは、近のではは、近のではは、近のでは、が明には明さればなり、各処理ユニットには対が関係になるのである。

特に全てのFFの内容がリセット(0)状態であれば、当該特定の動作を実行している処理ユニットは何等存在しないことを意味する。このときに限り両ポインタ2及び3は同一のFFを指示することになるが、それ以外の場合には両ポインタは同一のFFを指示することはないのである。

リセットポインタ3の指示内容は必ずしも当該

インタを設けて各処型ユニットによりこれ等ボインタを制御するようにしているので、同一の記憶 架子に対して異なる値の更新指示を同時に起り得なくすることができ、複雑な制御及び複雑なハードウェの増加が防止可能となるという効果がある。 4. 図面の簡単な説明

第1図は木発明の実施例のブロック図、第2図 は従来のハードウェアセマフォの一例を示す図で ある。

主要部分の符号の説明

1 … … FF配列

2 … … セットポインタ

3 … … リセットポインタ

1 1 ~ 1 n ··· ·· F F

41~4 n … 処型ユニット

出願人 日本電気株式会社 代理人 弁理士 柳川 信

特定の動作を終了した直後である必要はなく、ある処理ユニットが当該動作を開始した時点でセットしたドドを、終了した時点でリセットできれば充分である。


尚、上記実施例では、FFを使用して1.0の 内容をセット、リセットに大々対応させているが、 1.0以外の値を取り得る他の記憶素子を使用す ることも可能である。

木売可は実施例が示すような、並列動作可能なユニットが、特定の動作を同時に実行可能なユニット数に制限のある資源を共有使用している場合だけでなく、他のすべてのユニットが特定の動作を行っていない場合にのみ別の動作を開始できる場合など、特定の動作の並列実行状況を、処理ユニット相互間の並列動作の管理に用いる必要がある場合一般に用いることができる。

発明の効果

叙上の如く、本発明によれば、セット、リセット可能な複数の記憶素子の配列を用い、これ等記憶素子の任意の素子をセット、リセット可能なボ

第 1 図



第2図

